CPU（頭脳）— 計算と指示を担う中心

同じ命令セット（ISA）でも、その実装（マイクロアーキテクチャ） は世代・メーカーで大きく違います。現代CPUの要点は2つ。

• スーパースカラ — 1サイクルで複数命令を同時に発行・実行する
• アウトオブオーダー実行 — プログラム順でなく、依存が解けた命令から実行し、最後に順序を整えて確定（リタイア）する

「プログラムからは順番どおりに見えるが、中では並べ替えている」——これが性能の源です。

1. フロントエンド — 命令をフェッチ・デコードし、レジスタリネームで偽の依存を消す
2. スケジューラ — オペランドが揃った命令を、空いている実行ユニットへ
3. 投機実行 — 分岐の結果を予測して先へ進む。外れたら巻き戻す
4. メモリ順序 — ロード／ストアを並べ替えつつ、規則（メモリモデル）に従って辻褄を合わせる
5. リタイア — 結果を元のプログラム順で確定する

• 分岐予測 — 履歴からパターンを学習。的中率が性能を大きく左右する
• キャッシュコヒーレンシ（MESIなど） — 複数コアが同じデータを持つとき、一貫性を保つプロトコル
• メモリオーダリング — 並列プログラムで「他コアから見える順序」を規定。緩いほど速いが、バリアが必要になる
• SIMD／ベクトル — 1命令で複数データを一括処理（画像・AIで効く）
• SMT — 1コアで複数スレッドを走らせ、待ち時間を別スレッドで埋める
• 電力とターボ — 発熱と電力の枠内でクロックを動的に上げ下げ

• 投機実行のサイドチャネル — Spectre/Meltdown。速くするための先読みが、秘密漏洩の穴になった
• false sharing — 別々の変数が同じキャッシュ行に乗り、無用な同期で遅くなる
• メモリオーダリングのバグ — バリア不足で、別コアから見た順序が壊れる
• 分岐予測ミスのコスト — 外れるとパイプラインを捨ててやり直し（数十サイクルの損）