初級ではCPUを「料理人」と捉えました。中級では、命令サイクルと、速さを支える仕組みを見ます。
中級の解説は準備中のため、中級の内容を表示しています。
概要 — まず全体をつかむ
詳細 — 1段階ずつ追う
これは何をする係？
CPUは、機械語の命令を命令サイクルで処理し続けます。
アニメーション『命令サイクル』を開く
- フェッチ — メモリ（実際は近いキャッシュ）から命令を取得
- デコード — 命令の意味を解読
- 実行 — 演算・分岐・メモリアクセスなどを行う
- ライトバック — 結果をレジスタやメモリへ書き戻す（初級の4段目にあたる）
登場人物メモ:
- ※1 レジスタ — CPU内の最小・最速の作業場所
- ※2 パイプライン — 複数命令を工程ごとに重ねて流し、処理を詰める仕組み
速さを支える仕組み
- パイプライン — 「取得中に次を解読」のように工程を重ねてスループットを上げる
- キャッシュ階層（L1/L2/L3） — メモリの遅さを、近い高速メモリで隠す
- 分岐予測・投機実行 — 先回りして無駄待ちを減らす
- 複数コア／SMT — 並列に、また1コアで見かけ上2スレッドを走らせる
アニメーション『命令パイプライン』を開く
性能を左右する要素
- クロック × IPC — 実性能はクロックだけでなく1サイクルあたりの命令数（IPC）にもよる
- コア数とスケール — 並列化できる仕事は多コアが効く。できない仕事は単コア性能が効く
- メモリとの距離 — キャッシュミスは大きな待ち。データ局所性が効く
- 命令セット（ISA） — x86／Arm など。32／64ビットはレジスタ幅＝一度に扱えるデータ幅。近年は電力効率も重要指標
⚠️ うまくいかないとき
- サーマルスロットリング — 発熱で自動的にクロックを落とす
- キャッシュミス多発 — データの並びが悪く、メモリ待ちが増える
- 分岐予測ミス — パイプラインをやり直して無駄が出る
- 並列化の限界 — 直列部分が残ると、コアを増やしても頭打ち（アムダールの法則）
理解度チェック
そのまま解けます（成績は保存されません）。無料アカウントを作ると、学習の記録と進捗の山登りが始まります。
問1. L1→L2→L3 とキャッシュを分ける理由に最も近いのは？
問2. CPUの基本サイクル「フェッチ→デコード→実行」のフェッチにあたるのは？
問3. 命令サイクルで「デコード」にあたるのはどれ？
問4. パイプラインが処理を速くする仕組みに最も近いのは？
問5. クロックが同じでもCPUの実性能が違うことがある、その主な理由は？
問6. 直列（並列化できない）部分が残ると、コアを増やしても性能が頭打ちになる。これを説明する法則は？
問7. x86やArmのように、CPUが解釈できる命令の種類・形式の取り決めを何と呼ぶ？ 英字3文字で答えてください。
問8. 発熱が上がると、CPUが自動でクロックを落として身を守る動作を何と呼ぶ？ カタカナで答えてください。