メモリ（作業机）— 今すぐ使うものを広げる場所

記憶は1種類では成り立ちません。速いメモリは高価で小さく、大きいメモリは安いが遅い——この矛盾を、層に積むことで解いています。

• レジスタ — CPU内。最速だが数十個ぶん
• L1／L2／L3キャッシュ（SRAM） — コアに近いほど速く小さい
• 主記憶（DRAM） — 大容量だがキャッシュより桁違いに遅い
• スワップ（ストレージ上） — あふれた分の退避先。さらに桁違いに遅い

上ほど速く小さく、下ほど遅く大きい。よく使うものを上の層に集められれば、全体としては速いのに大きい——見かけを両立できます。その「集め方」を支えるのが次の局所性です。ストレージ側の階層は storage で扱います。

キャッシュが成立する根拠は、プログラムのアクセスに偏りがあることです。

1. 時間的局所性 — いま触れたデータ・命令は、近いうちにまた触れやすい（ループ変数など）
2. 空間的局所性 — あるアドレスに触れたら、その近くも続けて触れやすい（配列の連続走査など）

だからキャッシュは1バイト単位でなく、キャッシュライン（※1 キャッシュライン、64バイト前後）でまとめて持ってきます。1回のミスで周辺ごと引き込めば、続く空間的アクセスはヒットします。

登場人物メモ:

• ※1 キャッシュライン — キャッシュが出し入れする最小のまとまり。1バイト欲しくても行ごと運ぶ

ヒット率が性能を左右します。目安でL1ヒットが数ns・主記憶が約100nsなら、ヒット率が数%変わるだけで平均アクセス時間が大きく動きます。「計算より、データが来るのを待つ時間」が全体を決めることが多いのはこのためです。

各プロセスには、実メモリの量や配置と切り離した仮想アドレス空間が与えられます。「自分だけが広い連続メモリを持っている」という見かけを、OSとハードが作ります。

• ページ — アドレス空間を固定長（多くは4KB）に区切った単位
• ページテーブル — 仮想ページ → 物理ページ の対応表。変換は※2 MMUが担う
• TLB — 直近の変換結果をためる小さなキャッシュ。無いと表をたどり直す（遅い）
• ページフォルト — 目的ページが主記憶に無いときの割り込み。OSがストレージから読み込む（重い）
• スワップ — 使っていないページをストレージへ退避し、空きを作る

登場人物メモ:

• ※2 MMU — メモリ管理ユニット。仮想アドレスを物理アドレスへ変換するCPU内の回路

このおかげで、各プロセスは他をのぞけず（保護）、物理より広いアドレスを扱え（スワップ）、断片化した物理メモリを連続に見せられます。プロセスごとに空間が分かれる話は process-and-thread と、CPU側の実行は cpu につながります。

• スラッシング — メモリ不足でページの出し入れが多発し、実処理よりスワップ待ちが増えて激重になる
• TLBミスの多発 — 広いメモリをまばらに触ると変換キャッシュが外れ、ページウォークが増える
• キャッシュに乗らない書き方 — 大きな配列を飛び飛びに触ると空間的局所性が崩れ、ミスだらけになる
• 保存し忘れ — 主記憶は揮発性。電源が切れれば作業内容は消える（こまめに保存）