マザーボード（土台）— 部品どうしをつなぐ基盤

マザーボード上の配線は一律ではなく、CPUにどれだけ近いかで速さが階層化されています。

1. CPU直結の高速経路 を確保する — メモリと、GPUや高速SSD向けのPCIe（※1）はCPUに直接つながる（最速・低レイテンシ）
2. チップセット（※2）を1本の上流リンク（※3）でCPUにつなぐ
3. その配下に USB・SATA・LAN など多数の周辺I/Oをぶら下げる
4. 周辺I/Oの通信は、上流リンクに束ねられてCPUへ届く
5. こうして「直結＝速い層」「チップセット経由＝拡張の層」という帯域とレイテンシの階層ができる

登場人物メモ（※の説明）:

• ※1 PCIe — 部品をつなぐ高速シリアルバス。レーン数（x16・x4）と世代（Gen4・Gen5）で帯域が決まる
• ※2 チップセット — CPUと周辺I/Oの橋渡し役。多数の低速〜中速デバイスをまとめる
• ※3 上流リンク — チップセットとCPUを結ぶ専用の連絡路（Intelなら DMI）。配下の全機器で共有する

かつて North Bridge が担っていたメモリ・PCIe制御はCPUへ統合され、チップセットは拡張I/Oの集約に役割を寄せました。だからこそ「直結」と「チップセット経由」の差が、そのまま速さの差になります。

各バスの速度差は、1つの基準クロック（※1）から逓倍・分周して作られます。

1. 基準クロックを発振器が刻む（全体の拍子の元）
2. CPUは基準を逓倍（※2）して高い動作周波数を得る
3. メモリや各バスは、それぞれの定格になるよう分周・逓倍して速度を作る
4. 各系統は違う速度で動くので、境界でバッファやクロックドメインをまたぐ受け渡しが要る
5. 結果として、速いCPUと遅いI/Oが1枚の基板上で歩調を合わせて動く

登場人物メモ（※の説明）:

• ※1 基準クロック — ベースクロック。全体の速度を決める元の拍子
• ※2 逓倍／分周 — 基準にかけ算（逓倍）・わり算（分周）して各部の速度を作る操作

現代は各系統を独立に制御できるため、基準そのものを動かさなくても目的の部分だけ速度を調整できます。基準を動かすと無関係な部分まで規定外になり不安定化する——これが同期設計の勘どころです。

CPUが要求するのは低い電圧・大きな電流で、しかも需要が瞬時に激しく変動します。これを支えるのがVRM（※1）です。

1. 電源ユニットが比較的高い電圧をマザーボードへ送る
2. VRMがその電圧を、CPUが必要とする低電圧へ変換する
3. 複数のフェーズ（※2）で分担し、大電流を発熱を散らしながら供給する
4. 負荷が急変しても、電圧を落ち込ませずに追従する
5. 発熱するためヒートシンクで冷やし、安定動作を保つ

登場人物メモ（※の説明）:

• ※1 VRM — 電圧レギュレータモジュール。CPU向けに電圧を整え、急な需要変動にも安定供給する回路
• ※2 フェーズ — 電力供給を分担する回路の単位。数が多いほど1つあたりの負担と発熱が減る

VRMの容量や冷却が足りないと、高消費電力のCPUで電圧が落ち込み、性能が頭打ちになったり不安定になります。土台は計算しないが、計算を支える電力の質を決めています。

電源を入れてOSが動き出すまでは、各段が前段の完了を前提に次へ渡すバケツリレーです。

1. 電源が投入され、電圧が安定するのを待つ
2. CPUがマザーボード上のファームウェア（※1）から実行を始める
3. ファームウェアがPOST（※2）でメモリ・CPU・接続機器を自己診断する
4. 起動順に従い、起動デバイスからブートローダ（※3）を読み込む
5. ブートローダがOSカーネルをメモリへ載せ、制御を渡す
6. 以降はOSが主導し、ドライバを通じて各部品を使い始める

登場人物メモ（※の説明）:

• ※1 ファームウェア — UEFI／BIOS。基板上に置かれた、最初に動く起動用プログラム
• ※2 POST — Power-On Self-Test。起動前のハードウェア自己診断
• ※3 ブートローダ — OS本体を読み込んで起動する橋渡し役のプログラム

ここでマザーボードは「電力の安定」「自己診断」「最初の一手」を担い、あとはOSへ土台を明け渡します。OSやアプリはこのリレーの最後に登場します。

土台は万能ではなく、物理の制約を抱えています。

• 共有リンクの帯域 — チップセット配下を同時に酷使すると、上流リンクが先に飽和する（個々が速くても束ねる管が細い）
• レイテンシの階層 — 直結とチップセット経由では往復の時間が違う。近さは速さそのもの
• 配線長と信号品質 — 高速化するほど、配線の長さ・分岐・ノイズが信号の乱れを招く。長く引けば引くほど不利
• PCIeレーンの総数 — CPUとチップセットが出せるレーンには上限があり、増設は取り合いになる（M.2を挿すとGPUがx16からx8へ落ちる等）
• クロックの同期限界 — 全系統を無制限に速くはできない。境界の受け渡しと信号の間に合いが制約になる

• 「同じPCIeなら速さも同じ」という誤解 — 直結かチップセット経由かで帯域もレイテンシも変わる。スロットの物理形状が同じでも中身は別
• ベースクロックを上げれば全部速くなる、という誤解 — 無関係なバスやI/Oまで規定外になり不安定化する。現代は各系統を独立に調整する
• VRMを軽視した高消費電力CPU — ソケットが合っても、VRMの容量・冷却が足りなければ電圧が落ちて性能が頭打ちになる
• 起動しないときの切り分け — POSTで止まるのか、ブートローダで止まるのかで原因の層が違う。順序を知っていれば当たりがつく
• レーンの取り合いを見落とす — 空きスロットがあっても、挿すと他の帯域が落ちることがある。総レーン数の制約を先に確認する